Ferpakkingstechnology is ien fan 'e wichtichste prosessen yn' e semiconductorsektor. Neffens de foarm fan it pakket, kin it wurde ferdield yn socket pakket, oerflak mount pakket, BGA pakket, chip grutte pakket (CSP), single chip module pakket (SCM, it gat tusken de bedrading op it printe circuit board (PCB) en de yntegreare circuit (IC) board pad wedstriden), multi-chip module pakket (MCM, dat kin yntegrearje heterogene chips), wafer nivo pakket (WLP, ynklusyf fan-out wafer nivo pakket (FOWLP), mikro oerflak mount komponinten (microSMD), ensfh), trijediminsjonale pakket (micro bump interconnect pakket, TSV interconnect pakket, ensfh), systeem pakket (SIP), chip systeem (SOC).
De foarmen fan 3D-ferpakking binne benammen ferdield yn trije kategoryen: begroeven type (begrave it apparaat yn multi-laach wiring of begroeven yn it substraat), aktyf substraat type (silicium wafer yntegraasje: earst yntegrearje de komponinten en wafer substraat te foarmjen in aktyf substraat arrangearje dan multi-laach interconnection linen, en assemble oare chips of komponinten op de boppeste laach) en steapele type (silisium wafers steapele mei; silisium wafels, chips steapele mei silisium wafers, en chips steapele mei chips).
3D-ynterconnection metoaden omfetsje wire bonding (WB), flip chip (FC), fia silisium fia (TSV), film conductor, ensfh.
TSV realisearret fertikale ferbining tusken chips. Sûnt de fertikale interconnection line hat de koartste ôfstân en hegere sterkte, is it makliker te realisearjen miniaturization, hege tichtheid, hege prestaasjes, en multyfunksjonele heterogene struktuer ferpakking. Tagelyk kin it ek chips fan ferskate materialen mei-inoar ferbine;
stuit, der binne twa soarten fan microelectronics manufacturing technologyen mei help fan TSV proses: trijediminsjonale circuit packaging (3D IC yntegraasje) en trijediminsjonale silisium ferpakking (3D Si yntegraasje).
It ferskil tusken de twa foarmen is dat:
(1) 3D circuit ferpakking fereasket dat de chip elektroden wurde taret yn bulten, en de bulten binne meiinoar ferbûn (ferbûn troch bonding, fúzje, welding, ensfh.), Wylst 3D silisium ferpakking is in direkte ferbining tusken chips (bân tusken oksides en Cu - Cu bonding).
(2) 3D circuit yntegraasje technology kin berikt wurde troch bonding tusken wafers (3D circuit ferpakking, 3D silisium ferpakking), wylst chip-to-chip bonding en chip-to-wafer bonding kin allinnich wurde berikt troch 3D circuit ferpakking.
(3) D'r binne gatten tusken de chips yntegreare troch it 3D-circuitferpakkingsproses, en dielektrike materialen moatte wurde ynfolle om de termyske konduktiviteit en termyske útwreidingskoëffisjint fan it systeem oan te passen om de stabiliteit fan 'e meganyske en elektryske eigenskippen fan it systeem te garandearjen; d'r binne gjin gatten tusken de chips yntegreare troch it 3D-silisiumferpakkingsproses, en it enerzjyferbrûk, folume en gewicht fan 'e chip binne lyts, en de elektryske prestaasjes binne poerbêst.
It TSV-proses kin in fertikale sinjaalpaad konstruearje troch it substraat en de RDL oan 'e boppe- en ûnderkant fan' e substraat ferbine om in trijediminsjonaal kondukteurpaad te foarmjen. Dêrom is it TSV-proses ien fan 'e wichtige hoekstiennen foar it bouwen fan in trijediminsjonale passive apparaatstruktuer.
Neffens de folchoarder tusken de foarkant fan 'e line (FEOL) en de efterkant fan' e line (BEOL), kin it TSV-proses ferdield wurde yn trije mainstream produksjeprosessen, nammentlik fia earste (ViaFirst), fia midden (Fia Middle) en fia lêste (Fia Lêste) proses, lykas werjûn yn de figuer.
1. Fia etsproses
It fia etsproses is de kaai foar it meitsjen fan TSV-struktuer. Kieze fan in geskikt etsproses kin effektyf ferbetterje de meganyske sterkte en elektryske eigenskippen fan TSV, en fierder ferbân mei de totale betrouberens fan TSV trijediminsjonale apparaten.
Op it stuit binne d'r fjouwer mainstream TSV fia etsprosessen: Deep Reactive Ion Etching (DRIE), wiet etsen, foto-assistearre elektrogemyske etsen (PAECE) en laserboarjen.
(1) Deep Reactive Ion Etching (DRIE)
Djip reaktive ion-etsen, ek bekend as DRIE-proses, is it meast brûkte TSV-etsproses, dat benammen brûkt wurdt om TSV te realisearjen fia struktueren mei hege aspektferhâlding. Tradysjonele plasma-etsprosessen kinne oer it algemien allinich in etsdjipte fan ferskate mikrons berikke, mei in lege etsfrekwinsje en gebrek oan selektiviteit foar etsmasker. Bosch hat op dizze basis oerienkommende prosesferbetterings makke. Troch SF6 as reaktyf gas te brûken en C4F8-gas frij te litten tidens it etsproses as passiveringsbeskerming foar de sydmuorren, is it ferbettere DRIE-proses geskikt foar it etsen fan hege aspektferhâldingen fias. Dêrom wurdt it ek wol it Bosch-proses neamd nei syn útfiner.
De figuer hjirûnder is in foto fan in hege aspektferhâlding fia foarme troch it etsen fan it DRIE-proses.
Hoewol it DRIE-proses in soad brûkt wurdt yn it TSV-proses fanwegen syn goede kontrolearberens, is it neidiel dat de flatens fan 'e sidewall min is en scallopfoarmige rimpeldefekten wurde foarme. Dit defekt is wichtiger by it etsen fan fias mei hege aspektferhâldingen.
(2) Wet etsen
Wet etsen brûkt in kombinaasje fan masker en gemyske etsen om troch gatten te etsen. De meast brûkte etsoplossing is KOH, dy't de posysjes op it silisiumsubstraat kin etse dy't net wurde beskerme troch it masker, en foarmje dêrmei de winske troch-hole-struktuer. Wet etsen is it ierste troch-gat etsproses ûntwikkele. Sûnt syn proses stappen en fereaske apparatuer binne relatyf ienfâldich, it is geskikt foar massa produksje fan TSV by lege kosten. Lykwols, syn gemyske ets meganisme bepaalt dat de troch-hole foarme troch dizze metoade sil wurde beynfloede troch de kristal oriïntaasje fan de silisium wafel, wêrtroch't de etste troch-hole net-fertikaal, mar lit in dúdlik ferskynsel fan brede top en smelle boaiem. Dit defekt beheint de tapassing fan wiete etsen yn TSV-fabrikaazje.
(3) Foto-assistearre elektrogemyske etsen (PAECE)
It basisprinsipe fan foto-assistearre elektrogemyske etsen (PAECE) is om ultraviolet ljocht te brûken om de generaasje fan elektron-gat-pearen te fersnellen, en dêrmei it elektrogemyske etsproses te fersnellen. Yn ferliking mei it in soad brûkte DRIE-proses is it PAECE-proses mear geskikt foar it etsen fan ultra-grutte aspektferhâlding troch-hole-struktueren grutter dan 100: 1, mar it neidiel is dat de kontrolearberens fan etsdjipte swakker is as DRIE, en syn technology kin fereaskje fierder ûndersyk en prosesferbettering.
(4) Laser boarring
Is oars as de boppesteande trije metoaden. De laserboarmetoade is in suver fysike metoade. It brûkt benammen hege-enerzjy laser bestraling te smelten en evaporate it substraat materiaal yn it oantsjutte gebiet om fysyk realisearje de troch-hole konstruksje fan TSV.
De troch-gat foarme troch laser boarjen hat in hege aspekt ratio en de sydmuorre is yn prinsipe fertikaal. Lykwols, sûnt laser boarring eins brûkt lokale ferwaarming te foarmjen de troch-hole, it gat muorre fan TSV wurdt negatyf beynfloede troch termyske skea en ferminderjen betrouberens.
2. Liner laach ôfsettingsproses
In oare wichtige technology foar it produsearjen fan TSV is it proses fan ôfsetting fan linerlaach.
It proses fan ôfsetting fan linerlaach wurdt útfierd neidat it troch-gat is etste. De deponearre linerlaach is oer it algemien in okside lykas SiO2. De liner laach leit tusken de ynterne dirigint fan de TSV en it substraat, en benammen spilet de rol fan isolearjen DC hjoeddeistige leakage. Neist it deponearje fan okside, binne barriêre- en siedlagen ek nedich foar kondukteurfolling yn it folgjende proses.
De makke liner laach moat foldwaan oan de folgjende twa basis easken:
(1) de ôfbraakspanning fan 'e isolearjende laach moat foldwaan oan de eigentlike wurkeasken fan TSV;
(2) de dellein lagen binne tige konsekwint en hawwe goede adhesion oan elkoar.
De folgjende figuer lit in foto sjen fan 'e linerlaach ôfset troch plasma fersterke gemyske dampdeposysje (PECVD).
It ôfsettingsproses moat dêroer oanpast wurde foar ferskate TSV-produksjeprosessen. Foar it front troch-gat proses, in hege temperatuer deposition proses kin brûkt wurde om te ferbetterjen de kwaliteit fan de okside laach.
Typyske ôfsetting op hege temperatuer kin wurde basearre op tetraethyl-ortosilikaat (TEOS) kombineare mei thermyske oksidaasjeproses om in heul konsistinte SiO2-isolearjende laach fan hege kwaliteit te foarmjen. Foar it proses fan 'e middelste troch- en werom troch-gat, sûnt it BEOL-proses is foltôge tidens deposysje, is in metoade mei lege temperatuer nedich om kompatibiliteit te garandearjen mei BEOL-materialen.
Under dizze betingst moat de ôfsettingtemperatuer beheind wurde ta 450 °, ynklusyf it brûken fan PECVD om SiO2 of SiNx te deponearje as in isolearjende laach.
In oare mienskiplike metoade is it brûken fan atomêre laach deposition (ALD) te deponearje Al2O3 te krijen in tichter isolearjende laach.
3. Metal filling proses
It TSV-fillingproses wurdt direkt útfierd nei it linerdeposysjeproses, dat is in oare wichtige technology dy't de kwaliteit fan TSV bepaalt.
De materialen dy't kinne wurde ynfolle ûnder oaren doped polysilicon, wolfraam, koalstof nanotubes, ensfh ôfhinklik fan it proses brûkt, mar de meast mainstream is noch electroplated koper, omdat syn proses is folwoeksen en syn elektryske en termyske conductivity binne relatyf heech.
Neffens it ferdieling ferskil fan syn electroplating taryf yn it troch gat, it kin benammen wurde ferdield yn subconformal, conformal, superconformal en bottom-up electroplating metoaden, lykas werjûn yn de figuer.
Subconformal electroplating waard benammen brûkt yn it iere stadium fan TSV ûndersyk. Lykas werjûn yn figuer (a), wurde de Cu-ionen levere troch elektrolyse oan 'e boppekant konsintrearre, wylst de boaiem net genôch oanfolle wurdt, wat feroarsaket dat de galvanearringsnivo oan' e boppekant fan 'e trochgong heger is as dy ûnder de top. Dêrom, de top fan 'e troch-gat wurdt sletten foarôf foardat it is folslein fol, en in grutte leechte sil foarme binnen.
De skematyske diagram en foto fan de konforme electroplating metoade wurde werjûn yn figuer (b). Troch it garandearjen fan de unifoarme oanfolling fan Cu-ionen, is de elektroplatearringsfrekwinsje op elke posysje yn it troch-gat yn prinsipe itselde, dus allinich in naad sil binnen bliuwe, en it leechte folume is folle lytser as dat fan 'e subkonformele elektroplatearringmetoade, dus it wurdt in soad brûkt.
Om fierder te kommen ta in leechte-frij filling effekt, de superconformal electroplating metoade waard foarsteld om te optimalisearjen fan de conformal electroplating metoade. Lykas yn figuer (c) te sjen is, troch it kontrolearjen fan it oanbod fan Cu-ionen, is it fillingsnivo oan 'e ûnderkant wat heger as dat op oare posysjes, en optimearret dêrmei de stapgradient fan' e filling fan ûnderen nei boppen om de naad lofts folslein te eliminearjen troch de konforme elektroplatingmetoade, om sa folslein leechtefrije metalen koperfolling te berikken.
De bottom-up electroplating metoade kin beskôge wurde as in spesjaal gefal fan de super-konforme metoade. Yn dit gefal, de electroplating taryf útsein de boaiem wurdt ûnderdrukt oan nul, en allinnich de electroplating wurdt stadichoan útfierd fan ûnderen nei boppen. Neist it void-frije foardiel fan 'e konforme elektroplatingmetoade, kin dizze metoade ek de totale elektroplatearjende tiid effektyf ferminderje, sadat it yn' e ôfrûne jierren in protte studearre is.
4. RDL proses technology
It RDL-proses is in ûnmisbere basistechnology yn it trijediminsjonale ferpakkingsproses. Troch dit proses kinne metalen ferbinings oan beide kanten fan it substraat wurde produsearre om it doel te berikken fan havenferdieling as ynterferbining tusken pakketten. Dêrom wurdt it RDL-proses in protte brûkt yn fan-in-fan-out as 2.5D / 3D ferpakkingssystemen.
Yn it proses fan it bouwen fan trijediminsjonale apparaten wurdt it RDL-proses normaal brûkt om TSV te ferbinen om in ferskaat oan trijediminsjonale apparaatstruktueren te realisearjen.
D'r binne op it stuit twa haadstream RDL-prosessen. De earste is basearre op fotosensitive polymers en kombinearre mei koper electroplating en etsen prosessen; de oare wurdt útfierd troch it brûken fan Cu Damaskus proses kombinearre mei PECVD en gemysk meganyske polishing (CMP) proses.
It folgjende sil de mainstream-prosespaden fan respektivelik dizze twa RDL's yntrodusearje.
It RDL-proses basearre op fotosensitive polymeer wurdt werjûn yn 'e boppesteande figuer.
Earst wurdt in laach fan PI- as BCB-lym op it oerflak fan 'e wafel troch rotaasje bedekt, en nei ferwaarming en genêzing wurdt in fotolitografyproses brûkt om gatten op' e winske posysje te iepenjen, en dan wurdt etsen útfierd. Dêrnei, nei it fuortheljen fan de fotoresist, wurde Ti en Cu op 'e wafel sputtered troch in fysike dampdeposysjeproses (PVD) as respektivelik in barriêrelaach en in siedlaach. Folgjende, de earste laach fan RDL wurdt produsearre op de bleatsteld Ti / Cu laach troch kombinearjen photolithography en electroplating Cu prosessen, en dan de photoresist wurdt fuortsmiten en de oerstallige Ti en Cu wurde etste fuort. Werhelje de boppesteande stappen om in multi-laach RDL struktuer te foarmjen. Dizze metoade wurdt op it stuit mear wiid brûkt yn 'e yndustry.
In oare metoade foar it meitsjen fan RDL is benammen basearre op it Cu Damaskus-proses, dat PECVD- en CMP-prosessen kombinearret.
It ferskil tusken dizze metoade en it RDL-proses basearre op fotosensitive polymeer is dat yn 'e earste stap fan it meitsjen fan elke laach PECVD wurdt brûkt om SiO2 of Si3N4 as in isolearjende laach te deponearje, en dan wurdt in finster op' e isolearjende laach foarme troch fotolitografy en reaktyf ion etsen, en Ti / Cu barriêre / sied laach en dirigint koper wurde sputtered respektivelik, en dan de dirigint laach wurdt tinne oan de fereaske dikte troch CMP proses, dat is, in laach fan RDL of troch-gat laach wurdt foarme.
De folgjende figuer is in skematyske diagram en foto fan 'e dwerstrochsneed fan in multi-laach RDL konstruearre basearre op de Cu Damaskus proses. It kin wurde waarnommen dat TSV wurdt earst ferbûn mei de troch-gat laach V01, en dan steapele fan ûnderen nei boppen yn de folchoarder fan RDL1, troch-hole laach V12, en RDL2.
Elke laach fan RDL as troch-gat laach wurdt produsearre yn folchoarder neffens de boppesteande metoade.Sûnt it RDL-proses it gebrûk fan CMP-proses fereasket, binne de produksjekosten heger dan dy fan it RDL-proses basearre op fotosensitive polymeer, sadat de tapassing relatyf leech is.
5. IPD proses technology
Foar it meitsjen fan trijediminsjonale apparaten, neist direkte yntegraasje op chip op MMIC, leveret it IPD-proses in oar fleksibeler technysk paad.
Yntegreare passive apparaten, ek bekend as IPD-proses, yntegrearje elke kombinaasje fan passive apparaten ynklusyf on-chip inductors, capacitors, wjerstannen, balun converters, ensfh op in apart substraat te foarmjen in passive apparaat bibleteek yn 'e foarm fan in oerdracht board dat kin wurde fleksibel neamd neffens design easken.
Sûnt yn it IPD-proses wurde passive apparaten produsearre en direkt yntegreare op it oerdrachtboerd, is har prosesstream ienfâldiger en minder djoer as yntegraasje fan IC's op chip, en kin yn 't foar massaprodusearre wurde as in passive apparaatbibleteek.
Foar fabrikaazje fan trijedimensjonale passive apparaten fan TSV kin IPD de kostenlast fan trijediminsjonale ferpakkingsprosessen, ynklusyf TSV en RDL, effektyf kompensearje.
Neist kostenfoardielen is in oar foardiel fan IPD syn hege fleksibiliteit. Ien fan 'e fleksibiliteit fan IPD wurdt wjerspegele yn' e ferskate yntegraasjemetoaden, lykas werjûn yn 'e figuer hjirûnder. Neist de twa basismetoaden foar it direkt yntegrearjen fan IPD yn it pakketsubstraat fia it flip-chip-proses lykas werjûn yn figuer (a) of it bondingproses lykas werjûn yn figuer (b), kin in oare laach fan IPD wurde yntegreare op ien laach fan IPD lykas werjûn yn figueren (c) - (e) om in breder oanbod fan passive apparaat kombinaasjes te berikken.
Tagelyk, lykas werjûn yn figuer (f), kin de IPD fierder brûkt wurde as in adapterboerd om de yntegreare chip direkt derop te begraven om direkt in ferpakkingssysteem mei hege tichtheid te bouwen.
By it brûken fan IPD om trijediminsjonale passive apparaten te bouwen, kinne TSV-proses en RDL-proses ek brûkt wurde. It proses flow is yn prinsipe itselde as de hjirboppe neamde on-chip yntegraasje ferwurkjen metoade, en sil net wurde werhelle; it ferskil is dat sûnt it objekt fan yntegraasje wurdt feroare fan chip nei adapter board, it is net nedich om te beskôgje de ynfloed fan de trijediminsjonale ferpakking proses op it aktive gebiet en interconnection laach. Dit liedt fierder ta in oare wichtige fleksibiliteit fan IPD: in ferskaat oan substraatmaterialen kinne fleksibel wurde selektearre neffens de ûntwerpeasken fan passive apparaten.
De substraatmaterialen dy't beskikber binne foar IPD binne net allinich gewoane semiconductor-substraatmaterialen lykas Si en GaN, mar ek Al2O3-keramyk, lege-temperatuer / hege temperatuer co-fired keramyk, glêzen substraten, ensfh Dizze funksje wreidet effektyf de ûntwerpfleksibiliteit fan passive út. apparaten yntegrearre troch IPD.
Bygelyks, de trijediminsjonale passive induktorstruktuer yntegreare troch IPD kin in glêzen substraat brûke om de prestaasjes fan 'e induktor effektyf te ferbetterjen. Yn tsjinstelling ta it konsept fan TSV wurde de troch-gatten makke op it glêzen substraat ek neamd troch-glês fias (TGV). De foto fan 'e trijediminsjonale induktor produsearre op basis fan IPD- en TGV-prosessen wurdt werjûn yn' e figuer hjirûnder. Sûnt de resistivity fan it glêzen substraat is folle heger as dy fan konvinsjonele semiconductor materialen lykas Si, de TGV trijediminsjonale inductor hat bettere isolaasje eigenskippen, en it ynstekken ferlies feroarsake troch it substraat parasitêr effekt by hege frekwinsjes is folle lytser as dy fan de konvinsjonele TSV trijediminsjonale inductor.
Oan 'e oare kant kinne metaal-isolator-metaal (MIM) capacitors ek wurde produsearre op it glêzen substraat IPD troch in tinne film deposition proses, en inoar ferbûn mei de TGV trijediminsjonale inductor te foarmjen in trijediminsjonale passive filter struktuer. Dêrom hat it IPD-proses in breed applikaasjepotinsjeel foar de ûntwikkeling fan nije trijediminsjonale passive apparaten.
Post tiid: Nov-12-2024